3D Çip Yığınlama Yapay Zekâ Bağlantı Yoğunluğunu Artırıyor

CEA-Leti, yapay zekâ hızlandırıcıları, yüksek performanslı bilgi işlem (HPC) sistemleri ve gelişmiş görüntüleme cihazlarındaki performans sınırlamalarını hedefleyen, bağlantı aralığı 1 μm'ye kadar düşürülen bir çipten wafer'a (D2W) hibrit bağlama sürecini gösterdi. Sonuçlar, Florida'nın Orlando kentinde düzenlenen Electronic Components and Technology Conference (ECTC) 2026 etkinliğinde sunuldu ve yarı iletken paketleme alanında daha yoğun dikey entegrasyona yönelik ilerlemeleri ortaya koydu.

Gelişmiş Yarı İletken Entegrasyonu İçin Çipten Wafer'a Hibrit Bağlama
Transistör ölçeklendirmesi fiziksel ve ekonomik sınırlarına yaklaşırken, yarı iletken üreticileri bilgi işlem performansını artırmaya devam etmek için giderek daha fazla gelişmiş paketleme ve üç boyutlu entegrasyon teknolojilerine yöneliyor. Yalnızca daha küçük transistörlere dayanmak yerine, 3D entegrasyon birden fazla cihaz katmanının dikey olarak istiflenmesine olanak tanıyarak bileşenler arasındaki veri iletim mesafesini azaltıyor.

CEA-Leti'nin gösterimi, bireysel çipleri yüksek yoğunluklu bakır-bakır bağlantılar kullanarak doğrudan bir wafer'a bağlayan çipten wafer'a hibrit bağlama teknolojisine odaklandı. Bağlantı aralığının 1 μm'ye düşürülmesi, belirli bir alan içinde yerleştirilebilecek bağlantı sayısını önemli ölçüde artırıyor.

Bellek bant genişliği ve veri aktarımının başlıca performans darboğazları olduğu yapay zekâ hızlandırıcıları ve yüksek performanslı bilgi işlem sistemlerinde, bağlantı yoğunluğunun artırılması katmanlı cihazlar arasındaki iletişimi iyileştirirken veri aktarımına bağlı enerji tüketimini azaltabiliyor.

Ultra İnce Aralıklı Bağlantıların Elektriksel Doğrulaması
Araştırma ekibi, 100.000'e kadar bağlantı içeren yapıların elektriksel testlerinin başarıyla tamamlandığını bildirdi. CEA-Leti'ye göre sonuçlar, hibrit bağlama yaklaşımının yüksek yoğunluklu bağlantı uygulamaları için uygulanabilir olduğunu doğruladı.

Zincirleme (daisy-chain) test yapılarının elektriksel karakterizasyonu, 5 μm ile 2 μm arasındaki bağlantı aralıklarında beklenen işlevsellik ve üretim verimini gösterdi. 1 μm'lik yapılar da başarılı şekilde çalıştı ancak üretim verimi mevcut bağlama ekipmanlarının hizalama doğruluğu tarafından sınırlandırıldı.

Bu çalışma, geleneksel paket seviyesindeki bağlantı teknolojilerinin sınırlayıcı hale gelebileceği yarı iletken sistemlerde dikey bağlantı yoğunluğunu artırmaya yönelik önemli bir adım olarak değerlendiriliyor.

Hizalama Doğruluğu ve Wafer Yeniden Yapılandırma Zorlukları
1 μm bağlantı aralığına ulaşmak için iki temel üretim zorluğunun çözülmesi gerekti: hizalama hassasiyeti ve yüzey düzleştirme.

Başlıca teknik engel, bağlama süreci sırasında çiplerin yeterli doğrulukla konumlandırılmasıydı. Mikrometre altı boyutlarda, çok küçük hizalama sapmaları bile elektriksel bağlantıları ve üretim verimini etkileyebiliyor.

Süreç ayrıca çipler arası boşluk doldurma (IDGF) tekniği kullanılarak wafer yeniden yapılandırmasını gerektirdi. Bu aşama, ilave dikey bağlantı yapıları oluşturulmadan önce komşu çipler arasındaki boşlukları dolduruyor. Araştırmacılar, sonraki üretim aşamalarını desteklemek amacıyla güvenilir hibrit bağlama ve dikey bağlantılar için gerekli yüzey düzlüğünü elde etmek üzere kimyasal mekanik parlatma (CMP) sürecini optimize etti.

Bu süreç iyileştirmeleri, gelecekte daha yüksek yoğunluklu yığınlama yapılarına sahip çoklu çip mimarilerini desteklemeyi amaçlıyor.




TSV ve Through-Oxide Bağlantı Teknolojileriyle Entegrasyon
Gösterilen D2W teknolojisi, yüksek yoğunluklu silikondan geçişli bağlantılar (HD TSV) ve oksit katmanından geçişli bağlantıları (TOV) içeren daha geniş bir yarı iletken entegrasyon yol haritasının parçasını oluşturuyor.

TSV'ler silikon alt tabakalar boyunca dikey elektriksel yollar sağlarken, TOV'ler oksit katmanları üzerinden elektriksel yönlendirmeye olanak tanıyor. Çipler arası boşluk doldurma teknolojisiyle birlikte kullanıldığında, bu çözümler wafer yeniden yapılandırmasını destekleyerek farklı işlevlere sahip birden fazla çipin tek bir yığın paket içinde entegre edilmesini mümkün kılıyor.

Bu tür mimariler, işlemciler, bellekler ve özel hızlandırıcıların büyük miktarda veriyi minimum gecikmeyle paylaşması gereken gelişmiş yapay zekâ sistemleri, görüntü sensörleri ve heterojen bilgi işlem platformlarında giderek daha önemli hale geliyor.

D2W ve wafer'dan wafer'a (W2W) entegrasyon yaklaşımlarının bir arada kullanılabilmesi, performans, üretim verimi ve maliyetler arasında daha esnek bir denge kurulmasına da yardımcı olabilir.

Mikrometre Altı Bağlantı Ölçeklendirmesine Doğru Yol Haritası
CEA-Leti, mevcut gösterimin gelecekteki geliştirmeler için bir geçiş niteliğinde kavram kanıtlama platformu olarak hizmet verdiğini belirtti.

Araştırmanın bir sonraki aşaması, D2W bağlama teknolojisinin HD TSV ve TOV çözümleriyle entegrasyonuna odaklanırken, bağlantı aralığını 0,5 μm seviyesine düşürmeyi hedefliyor. Araştırmacılara göre yaklaşık 0,5 μm (3σ) hizalama kabiliyetine sahip gelecekteki bağlama ekipmanları bu ölçekte üretim verimini artıracak.

Bağlantı aralığının daha da küçültülmesi, yeni nesil yapay zekâ hızlandırıcıları ve gelişmiş CMOS görüntü sensörlerinin artan bant genişliği gereksinimlerini destekleyecek şekilde çok daha yüksek bağlantı yoğunluklarının elde edilmesini sağlayabilir.

Araştırma, France 2030 girişimi kapsamındaki FAMES Pilot Line ve ANR NextGen projesi çerçevesinde yürütüldü. Çipler arası boşluk doldurma, TOV ve yüksek yoğunluklu TSV teknolojilerine ilişkin çalışmalar ayrıca IRT Nanoelec tarafından desteklendi.

Ek Bağlam
Bu bölüm, orijinal haber bülteninde yer almayan teknik özellikler ve rekabetçi kıyaslama bilgilerini içermektedir.

Bağlantı yoğunluğunu artırma yarışı, gelişmiş yarı iletken paketleme alanının temel odak noktalarından biri haline geldi. Karşılaştırılabilir teknolojiler arasında TSMC'nin SoIC (System on Integrated Chips), Intel'in Foveros, Samsung'un X-Cube çözümleri ve imec ile diğer yarı iletken araştırma kuruluşları tarafından geliştirilen hibrit bağlama teknolojileri yer alıyor.

Günümüzde gelişmiş hibrit bağlama teknolojileri genellikle birkaç mikrometre seviyesindeki bağlantı aralıklarında çalışmaktadır. Bu nedenle, 1 μm çipten wafer'a hibrit bağlama aralığının gösterilmiş olması, dikey bağlantı ölçeklendirmesi açısından önemli bir kilometre taşı olarak değerlendirilmektedir. Yapay zekâ donanım mimarileri giderek daha fazla geleneksel monolitik ölçeklendirme yerine chiplet ve heterojen entegrasyon yaklaşımlarına dayandığından, daha yoğun dikey bağlantılar sağlayan teknolojiler yarı iletken tedarik zincirinin kritik bileşenleri haline gelmektedir. Bağlantı yoğunluğundaki iyileşmeler, birim alan başına bant genişliğini artırırken iletişim için harcanan enerjiyi azaltabilmektedir. Bu iki metrik, yapay zekâ hızlandırıcıları, yüksek performanslı bilgi işlem platformları ve gelişmiş görüntüleme sistemleri için giderek daha önemli hale gelmektedir.

Yapay Zeka yardımıyla Induportals Editörü Aishwarya Mambet tarafından düzenlenmiştir.

www.cea.com